電子制造業從誕生的第一天起就和產品電氣失效這一夢魘形影不離。電氣失效也許只是因為PCB上一個晶體管被擊穿而造成，直接損失不過區區幾毛錢，而一旦有問題的電子系統在飛行、醫療監護等環境中出錯，損失卻是災難性的!對于普通民用電子產品制造商來說，他們也許不必為災難性后果而擔心，但在競爭激烈的市場上，質量和可靠性差的產品雖然可以一時蒙混消費者，但卻難免被市場淘汰的結局。
經歷幾十年和電氣失效的較量，電子制造業界目前已經大體了解了主要的電氣失效機制以及這些問題是如何在產品的設計、制造和生產測試中被引進的，一些有效的經驗規則也已被證明非常有效，但由于人類天性中的惰性和疏忽，一些基本常識和規則不得不需要重復提醒并納入生產管理的體制中加以執行。此外，隨著技術和新材料的進步，有關電氣失效這一老問題還會面臨新的挑戰，如高密度PCB板采用低電壓芯片使得產品在生產和測試中會面臨更大的ESD(靜電放電)和EOS(電氣過應力)風險。
制造過程PCB電氣失效主要原因
偉創力公司技術開發副總裁同時也是表面貼裝技術協會(SMTA)國際委員會副主席的Sammy Yi總結了PCB組裝過程中可能的電氣失效來源，他說：“PCB組裝和測試的電氣失效來源可以歸納為三個：首先是元器件、PCB板等原材料本身有問題，其次是設計不當導致制造過程產生問題，最后在制造、生產測試過程中缺乏嚴格的控制和優化也會帶來問題。”
針對原材料問題，Sammy Yi進一步解釋道，典型的元器件問題是其電氣許可范圍(tolerance)比較差，或者本身的電氣和封裝可靠性差，這很容易導致在回流焊后的PCB電氣失效。他指出，一些存放時間過久的芯片，特別是含有機封裝材料的BGA產品還容易產生封裝材料之間、封裝襯底和芯片等的脫離(delamination)以及電鍍層氧化等問題。北京柏瑞安科技有限責任公司技術總監陳希立也注意到這個問題，他舉例說：“庫存時間過長(超過2～3年)的芯片在組裝時的一個主要問題是水氣和潮濕。如果倉庫的溫度濕度長期控制不當，水分子會滲透芯片的塑封保護層，同時引腳也會產生氧化。這些問題在回流焊時會導致芯片塑封材料的細微裂縫或變形，同時也可能產生可焊性問題，導致虛焊或假焊，這些都將最終反映在PCB的電氣性能測試上，使得合格率下降或測試不穩定。”
有關設計的影響，Sammy Yi認為設計不當造成問題的種類很多，他以焊盤設計為例解釋道：“典型焊盤形狀和尺寸設計都有可能影響PCB的電氣性能，同時，阻焊膜(Solder Mask)的設計精度、厚度也會產生影響。對于手機底板這樣小型高密度的產品要求焊盤越小越好，但從制造角度來看，大的焊盤比較可取，因此必須在此找到折衷或優化的設計方案。”
Sammy Yi強調，目前業界還沒有一個統一的標準可以指導全球PCB設計工程師在可測性設計(DFT)和可制造性設計(DFM)中采用普遍的規則來避免制造和測試中PCB電氣損壞。“不同廠商、甚至同一廠商不同工廠的工程師都在依據個人的經驗和理解來從事DFT/DFM，很多情況下也沒有數據來支持其設計觀點。不過這種情況目前正在改善，偉創力在數年前開始致力于統一公司內部的DFT/DFM設計和評估規則，并形成了eFlex這樣一個標準并已經注冊，這使得我們在全球的設計工程師可以用同一個標準衡量各自的設計，同時可以在全球不同的制造工廠去實現同一個設計。”他介紹道。
對于PCB生產制造中引入的問題，Sammy Yi認為最容易引起后續電氣故障的生產工序是焊膏印刷，同時回流焊也會引起一些問題。他解釋說：“業界的經驗表明，絕大多數短路、開路、虛焊等問題是在焊膏印刷時造成的，而短路、開路、虛焊等又是PCB電氣故障的主要表現形式。因此，目前廠商也越來越傾向于在焊膏印刷后直接進行AOI檢驗，而不是拖到回流焊以后才進行。當然，AOI被普遍采用的另一個原因是因為高密度PCB已成為一種趨勢，使用在線測試變得越來越困難。”
Sammy Yi：我們必須提醒每個人ESD這種潛在而真實的危險，使得這一無形殺手變得有形。
柏瑞安科技的陳希立根據其觀察認為，PCB上的電路受靜電(ESD)和回流焊熱應力沖擊導致電氣損壞是兩個主要問題，其它電氣損壞則是由于操作員誤操作造成的。“這些問題往往從表面上看無從察覺，必須通過電性能測試才能了解，當然，電性能測試本身也可能會引進某種電氣損壞。如測試時一些板子的上電順序控制不當、或測試時間過長等也會造成特定芯片的損壞。盡管理論上生產和測試設備良好的電器接地保護措施可以避免這些問題，但實際上，這類問題總是存在的。”他分析道。
遏制ESD的六條基本原則
因ESD造成PCB損壞其實在PCB制造和測試的所有階段都有可能發生，偉創力的Sammy Yi將ESD稱為無形殺手。由于包括我們人體在內的幾乎一切物質都是由帶正電的原子核和帶負電的電子組成的，ESD的問題也就無處不在。當人們走過未經處理的聚乙烯基地毯時，人體可以帶上250至1,2000伏靜電，而在操作臺上移動普通的塑料袋也會帶上1,200到20,000伏高壓靜電。在3,000V以上你可能有被電擊的感覺，而大多數情況下你卻毫無察覺。
對于PCB上的元器件，MOSFET受靜電影響的范圍在100～200伏、場效應管為140～10,000伏、CMOS：250～2,000伏、肖特基二極管和TTL電路：300～2,500伏、雙極型晶體管：380～10,000伏。由此可見，人們的一些日常舉動引發的靜電對大多數半導體芯片都可能產生危害，而且這種危害經常在不知不覺中發生。柏瑞安科技技術總監陳希立舉例說：“作為一個合同加工廠商，我們會處理類型廣泛的PCB，我們發現不同種類的PCB以及PCB上的芯片和元器件對ESD的敏感程度很不一樣。曾經有一批PCB，由于采用不具備靜電保護電路設計的芯片，結果有接近10%的產品不合格，在采取相應的保護措施后，不合格率降低到了0.9%。”陳希立發現，對缺乏靜電保護電路設計的芯片，問題最可能在一些手工操作時(例如PCB目檢或特殊器件的手工貼裝等)被引入，因此操作工作臺和操作員的防靜電措施是很必要的。
有關ESD造成的損失，對單塊PCB可能帶來的直接損失少則幾毛錢多則成百上千元，這還不包括被浪費的加工時間。當考慮維修和返工、額外的運費等因素，靜電造成的損失將非常可觀。盡管在過去的20年里，全球電子制造廠商已經為防范靜電危害投入了大量的努力，但今天它還在對產品的合格率和可靠性產生負面的影響。業內專家估計，在導致電子產品損壞的各種因素中，按制造環境的差異，靜電占了8%到33%(表1)。也有人估計，靜電每年給電子工業帶來的損失高達數十億美元。
為此國際靜電防護協會推薦業界采取6個原則來降低ESD帶來的損失，該協會稱，盡管完全控制ESD危害可能是一項不可企及的使命，但如果我們能夠注重這6項基本原則，在工廠中制定并執行靜電保護的工作就會變得較為順利。這6個原則是：
1.采用防靜電設計。PCB設計時盡量選用對靜電不敏感或電氣容差大的元器件和材料，可以考慮在芯片級、板級或系統級增加保護措施，同時注意組裝過程中的潛在影響。不過，今天的設計工程師還面臨一種兩難抉擇：先進的PCB要求采用尺寸更小、電壓更低的元器件和芯片，但這些元器件和芯片對靜電的免疫力卻更差。
2.根據制造環境制定靜電控制計劃。ANSI/ESD S20.20標準要求根據產品對靜電的敏感程度制度相應的控制計劃，例如如何在100伏人體靜電模型(HBM)條件下規劃防靜電措施等。
3.定義并標出靜電防范區域。在這個區域里，制造商應該對所有的設備、材料、人員實施接地保護措施。這里了解真正的“地”是很重要的，不可靠的接地反而會帶來更多的問題甚至造成設備和人員的傷害。
4.防止靜電的產生和累積。“沒有電荷就沒有放電”這是一個顯然的事實，適當采用工藝和操作中使用的材料是防止靜電產生和累積的關鍵，工作環境的等電位或零電位也有助于防止靜電的生成。
表1：電子制造業靜電損害非正式統計(來源：Stephen Halperin《靜電控制指導手冊》)
5.靜電驅散和中和。由于不能完全保證靜電不產生和不累積，剩下的就只能是驅散和中和已經累積起來的靜電。在制造環境下，防ESD地板、防ESD手腕和腳腕導電帶、靜電防護工衣、負離子發生器等都是這種努力的一部分。
6.保護加工好的產品。這是最后一條基本原則也是我們最終的目的所在，包括在制造過程中對PCB本身采用接地保護等措施以及在成品包裝中采用防ESD的包裝材料等。
對于ESD控制，偉創力技術開發副總裁Sammy Yi的評論中肯而點明要害，他表示：“ESD是一個無形的殺手，我們必須在生產制造領域的每一個場所時時提醒每個工作人員(包括工程師、技術員、操作員和各級管理人員)這種潛在而真實的危險，使得這一無形殺手變得有形。”
電壓芯片使電氣保護面臨新挑戰
國際靜電防護協會推薦6個原則的第一條提到了采用低壓器件和芯片使得PCB設計工程師面臨較大的難題，對此泰瑞達PCB組裝測試部高級技術專家Alan Albee解釋道：“過去10年來世界主要的半導體供應商一直在致力于使芯片的操作電壓穩步下降。今天，英特爾公司的奔騰芯片組就采用了多達4組的低電壓，這一發展使得PCB在測試時更容易受到電氣損傷，從而對傳統的生產測試提出了挑戰。”
以PCB加電測試中廣泛采用的背向驅動為例，測試設備通常提供600毫安低阻抗驅動電流，迫使PCB上特定的測試節點在短時間里被固定在某一邏輯電壓水平上，以便測試系統可以驗證PCB板是否可以通過特定的“測試向量”來決定被測板子功能是否合格。Albee認為這種方法在過去20年來一直是成功的，不過隨著低壓芯片的流行，傳統PCB在線測試設備由于電壓和電流精度不足的問題，已經不能很好滿足生產測試的需要了。“例如，傳統的測試驅動電路簡單地采用一對驅動線，在沒有負載的情況下，可以提供輸出阻抗5歐姆、誤差在150毫伏左右的驅動電壓，而測試電路的誤差在300毫伏上下，這種情形對測試5伏以上的芯片并沒有太大問題。不過，當芯片工作電壓在1.2伏時，上述誤差將是不可接受的。因為除了造成測試不準確外，更糟的是大誤差電壓還可能在背向驅動時導致芯片暫時或永久損壞。另外，簡單的驅動電路在有負載時輸出阻抗會上升，使實際輸出電壓上升，同時誤差也加大，這樣情況將變得更糟。”他舉例說。
在物理機制上，Albee所說的大誤差電壓或電流如果過長時間作用在芯片上，將導致芯片物理性損傷，其中包括柵氧化層擊穿、靜電放電二極管過應力和CMOS死鎖。他進一步解釋道：“晶體管的工作電壓越低，柵氧化層的厚度也越薄，這使得它更容易被過電壓擊穿。這種芯片失效模式被稱為“依賴時間的介質擊穿”(TDDB)，這是一種涉及測試時間、溫度、電壓和氧化層的綜合效應。另外，當測試通過的反向驅動電流超過標準時會發生靜電放電二極管過應力。一些芯片供應商要求流經靜電保護二極管的電流不得超過100毫安，否則就可能造成損害，而且這種損害往往還會逃過生產測試，從而在最終電子產品中留下隱患。這種隱患輕則降低產品使用性能，重則可能導致災難。CMOS死鎖發生的原因是因為輸入端有迅速上升或下降的大電壓跳變，使MOS晶體管形成PNPN或NPNP形式的可控硅結構，產生低阻、大電流放電通道，其電流強度足以永久性地破壞芯片。”
Albee介紹說，面對這一新的問題，PCB制造商的選擇要么是在測試時采用帶測試保護功能的低電壓測試技術(相應產品已經面市)，要么干脆放棄在線測試或以AOI和AXI來部分代替電測試。但額外產生的新問題是電性能真有問題的PCB可能會流入后續工藝，而AOI/AXI卻不能完全取代電測試。作者：倪兆明 |
